AMD vorbeste despre Barcelona, nume de cod K10

Nu mai este mult pana ce AMD isi va dezvalui noua generatie de procesoare, K10, prin nucleul Barcelona, destinat platformelor server. Drept urmare, oficialii AMD au inceput sa presare informatii despre viitorele procesoare quad core si sa ridice in slavi inovatiile.

Astfel aflam acum ca noua gama K10 va veni cu un controller de memorie imbunatatit, urmatorul pas logic de la dual channel. Daca dual channel-ul permitea folosirea unui bus de 128 bits pentru a accesa simultan doua module de memorie, noul controller foloseste bus-uri multiple, pentru a accesa toate modulele de RAM, indiferent de numarul lor. Deci si 3 module for fi accesate la fel de repede cum sunt azi 2 in dual channel. Daca aceasta imbunatatire nu ar fi resimtita direct decat de cei care folosesc 3 module in lumea desktop, serverele, cu multiplele lor slot-uri de RAM, se vor bucura din plin de noua tehnologie. Bineinteles, ca sa functioneze aceasta implementare, va fi nevoie de noi placi de baza, cu skAM2+ sau skF+. Pe vechile formaturi (skAM2 si skF, va functiona in continuare modul dual channel).

Procesoarele AMD vor avea toate componentele conectate electric separat. Astfel, in caz de nefolosire, fiecare core, controller-ul de memorie, crossbar-ul (componenta care se ocupa de comunicare dintre core-uri) isi va putea reduce voltajul si frecventa individual, in functie de necesitati. Acest fapt va permite si overclocking-ul asincron CPU – RAM, sau chiar asincron per core. In plus, AMD a rafinat procesul de productie, un nou procesor quad core nedepasind un consum de maxim 120 W.

Sistemul de memorie cache a fost si el modificat fata de actuala arhitectura. Fiecare core va avea cate 64 KB L1 cache si 512 KB L2 cache, ce functioneaza in mod exclusiv (adica aceeasi informatie nu poate exista in ambele memorii). O informatie este depozitata in asteptare la nivelul L2. Cand urmeaza sa fie folosita de CPU, este copiata in L1 si stearsa din L2. Din L1 poate fi direct folosita de core, dar si de oricare din celelalte 3 core-uri, prin intermediul crossbar-ului. In plus, K10-urile vor avea si 2 MB memorie cache L3 la comun, ce va functiona in mod inclusiv (cand informatia este trecuta in celelalte nivele de cache, nu va fi stearsa pana cand toate core-urile nu mai au nevoie de ea). In L3 se depoziteaza datele necesare din start mai multor core-uri.

Nucleului Barcelona ii va urma Shanghai, tot in familia K10, undeva in 2008 (nu foarte departe speram). Acesta va fi realizat in procesul tehnologic de 45 nm, va avea 6 MB L3 cache, si va beneficia de alte cateva imbunatatiri, momentan nedezvaluite.
www.arenait.net